1a90ebd77SClemens Zeidler/*
22613175eSAlexander von Gluck IV * Copyright 2006-2011, Haiku, Inc. All Rights Reserved.
3a90ebd77SClemens Zeidler * Distributed under the terms of the MIT License.
4a90ebd77SClemens Zeidler *
5a90ebd77SClemens Zeidler * Authors:
6a90ebd77SClemens Zeidler *		Axel D��rfler, axeld@pinc-software.de
775f51fc7SAlexander von Gluck IV *		Alexander von Gluck IV, kallisti5@unixzen.com
8a90ebd77SClemens Zeidler */
9a90ebd77SClemens Zeidler#ifndef RADEON_HD_H
10a90ebd77SClemens Zeidler#define RADEON_HD_H
11a90ebd77SClemens Zeidler
12a90ebd77SClemens Zeidler
13a90ebd77SClemens Zeidler#include "lock.h"
14a90ebd77SClemens Zeidler
156da3f7d4SAlexander von Gluck IV#include "radeon_reg.h"
166da3f7d4SAlexander von Gluck IV
171b69f339SAlexander von Gluck IV//#include "r500_reg.h"  // Not used atm. DCE 0
181b69f339SAlexander von Gluck IV#include "avivo_reg.h"		// DCE 1
191b69f339SAlexander von Gluck IV#include "r600_reg.h"		// DCE 2
201b69f339SAlexander von Gluck IV#include "r700_reg.h"		// DCE 3
211b69f339SAlexander von Gluck IV#include "evergreen_reg.h"	// DCE 4
221b69f339SAlexander von Gluck IV#include "ni_reg.h"			// DCE 5
231b69f339SAlexander von Gluck IV#include "si_reg.h"			// DCE 6
241b69f339SAlexander von Gluck IV#include "sea_reg.h"		// DCE 8
251b69f339SAlexander von Gluck IV#include "vol_reg.h"		// DCE 10
261b69f339SAlexander von Gluck IV#include "car_reg.h"		// DCE 11
272613175eSAlexander von Gluck IV
28a90ebd77SClemens Zeidler#include <Accelerant.h>
29a90ebd77SClemens Zeidler#include <Drivers.h>
302613175eSAlexander von Gluck IV#include <edid.h>
31a90ebd77SClemens Zeidler#include <PCI.h>
32a90ebd77SClemens Zeidler
33a90ebd77SClemens Zeidler
34c9c7be9aSAlexander von Gluck IV#define VENDOR_ID_ATI	0x1002
35c9c7be9aSAlexander von Gluck IV
36d5c8ef5dSAlexander von Gluck IV// Card chipset flags
37d5c8ef5dSAlexander von Gluck IV#define CHIP_STD		(1 << 0) // Standard chipset
384ce958fcSAlexander von Gluck IV#define CHIP_X2			(1 << 1) // Dual cpu
394ce958fcSAlexander von Gluck IV#define CHIP_IGP		(1 << 2) // IGP chipset
404ce958fcSAlexander von Gluck IV#define CHIP_MOBILE		(1 << 3) // Mobile chipset
414ce958fcSAlexander von Gluck IV#define CHIP_DISCREET	(1 << 4) // Discreet chipset
424ce958fcSAlexander von Gluck IV#define CHIP_APU		(1 << 5) // APU chipset
432613175eSAlexander von Gluck IV
44a90ebd77SClemens Zeidler#define DEVICE_NAME				"radeon_hd"
45a90ebd77SClemens Zeidler#define RADEON_ACCELERANT_NAME	"radeon_hd.accelerant"
46a90ebd77SClemens Zeidler
4742eed3baSAlexander von Gluck IV#define MAX_NAME_LENGTH		32
4842eed3baSAlexander von Gluck IV
492613175eSAlexander von Gluck IV// Used to collect EDID from boot loader
502613175eSAlexander von Gluck IV#define EDID_BOOT_INFO "vesa_edid/v1"
512613175eSAlexander von Gluck IV#define MODES_BOOT_INFO "vesa_modes/v1"
522613175eSAlexander von Gluck IV
5358ddd30bSAlexander von Gluck IV#define RHD_POWER_ON       0
5458ddd30bSAlexander von Gluck IV#define RHD_POWER_RESET    1   /* off temporarily */
5558ddd30bSAlexander von Gluck IV#define RHD_POWER_SHUTDOWN 2   /* long term shutdown */
5658ddd30bSAlexander von Gluck IV#define RHD_POWER_UNKNOWN  3   /* initial state */
5758ddd30bSAlexander von Gluck IV
5875f51fc7SAlexander von Gluck IV
5976a3e009SAlexander von Gluck IV// Radeon Chipsets
6042eed3baSAlexander von Gluck IV// !! Must match chipset names below
6176a3e009SAlexander von Gluck IVenum radeon_chipset {
6276a3e009SAlexander von Gluck IV	RADEON_R420 = 0,	//r400, Radeon X700-X850
630188ca92SAlexander von Gluck IV	RADEON_R423,
640188ca92SAlexander von Gluck IV	RADEON_RV410,
650188ca92SAlexander von Gluck IV	RADEON_RS400,
660188ca92SAlexander von Gluck IV	RADEON_RS480,
670188ca92SAlexander von Gluck IV	RADEON_RS600,
680188ca92SAlexander von Gluck IV	RADEON_RS690,
690188ca92SAlexander von Gluck IV	RADEON_RS740,
7076a3e009SAlexander von Gluck IV	RADEON_RV515,
7199118351SAlexander von Gluck IV	RADEON_R520,		//r500, DCE 1.0
7299118351SAlexander von Gluck IV	RADEON_RV530,		// DCE 1.0
7399118351SAlexander von Gluck IV	RADEON_RV560,		// DCE 1.0
7499118351SAlexander von Gluck IV	RADEON_RV570,		// DCE 1.0
7599118351SAlexander von Gluck IV	RADEON_R580,		// DCE 1.0
7699118351SAlexander von Gluck IV	RADEON_R600,		//r600, DCE 2.0
7799118351SAlexander von Gluck IV	RADEON_RV610,		// DCE 2.0
7899118351SAlexander von Gluck IV	RADEON_RV630,		// DCE 2.0
7999118351SAlexander von Gluck IV	RADEON_RV670,		// DCE 2.0
8099118351SAlexander von Gluck IV	RADEON_RV620,		// DCE 3.0
8199118351SAlexander von Gluck IV	RADEON_RV635,		// DCE 3.0
8299118351SAlexander von Gluck IV	RADEON_RS780,		// DCE 3.0
8399118351SAlexander von Gluck IV	RADEON_RS880,		// DCE 3.0
8499118351SAlexander von Gluck IV	RADEON_RV770,		//r700, DCE 3.1
8599118351SAlexander von Gluck IV	RADEON_RV730,		// DCE 3.2
8699118351SAlexander von Gluck IV	RADEON_RV710,		// DCE 3.2
8799118351SAlexander von Gluck IV	RADEON_RV740,		// DCE 3.2
8899118351SAlexander von Gluck IV	RADEON_CEDAR,		//Evergreen, DCE 4.0
8999118351SAlexander von Gluck IV	RADEON_REDWOOD,		// DCE 4.0
9099118351SAlexander von Gluck IV	RADEON_JUNIPER,		// DCE 4.0
9199118351SAlexander von Gluck IV	RADEON_CYPRESS,		// DCE 4.0
9299118351SAlexander von Gluck IV	RADEON_HEMLOCK,		// DCE 4.0?
9399118351SAlexander von Gluck IV	RADEON_PALM,		//Fusion APU (NI), DCE 4.1
9499118351SAlexander von Gluck IV	RADEON_SUMO,		// DCE 4.1
9599118351SAlexander von Gluck IV	RADEON_SUMO2,		// DCE 4.1
9699118351SAlexander von Gluck IV	RADEON_CAICOS,		//Nothern Islands, DCE 5.0
9799118351SAlexander von Gluck IV	RADEON_TURKS,		// DCE 5.0
9899118351SAlexander von Gluck IV	RADEON_BARTS,		// DCE 5.0
9999118351SAlexander von Gluck IV	RADEON_CAYMAN,		// DCE 5.0
10099118351SAlexander von Gluck IV	RADEON_ANTILLES,	// DCE 5.0?
10199118351SAlexander von Gluck IV	RADEON_CAPEVERDE,	//Southern Islands, DCE 6.0
10299118351SAlexander von Gluck IV	RADEON_PITCAIRN,	// DCE 6.0
10399118351SAlexander von Gluck IV	RADEON_TAHITI,		// DCE 6.0
10499118351SAlexander von Gluck IV	RADEON_ARUBA,		// DCE 6.1 Trinity/Richland
10599118351SAlexander von Gluck IV	RADEON_OLAND,		// DCE 6.4
10642eed3baSAlexander von Gluck IV	RADEON_HAINAN,		// NO DCE, only compute
10799118351SAlexander von Gluck IV	RADEON_KAVERI,		//Sea Islands, DCE 8.1
10899118351SAlexander von Gluck IV	RADEON_BONAIRE,		// DCE 8.2
10999118351SAlexander von Gluck IV	RADEON_KABINI,		// DCE 8.3
110e321d716SAlexander von Gluck IV	RADEON_MULLINS,		// DCE 8.3
111bf8fe3ddSAlexander von Gluck IV	RADEON_HAWAII,		// DCE 8.5
112bf8fe3ddSAlexander von Gluck IV	RADEON_TOPAZ,		//Volcanic Islands, NO DCE
113bf8fe3ddSAlexander von Gluck IV	RADEON_TONGA,		// DCE 10.0
11430d631c8SAlexander von Gluck IV	RADEON_CARRIZO,		// DCE 11.0
1154bcba8a8SAlexander von Gluck IV	RADEON_POLARIS,		//Artic Islands, DCE 12.0*
1164bcba8a8SAlexander von Gluck IV	RADEON_VEGA,		// DCE 13.0*
11776a3e009SAlexander von Gluck IV};
11876a3e009SAlexander von Gluck IV
11942eed3baSAlexander von Gluck IV// !! Must match chipset families above
12042eed3baSAlexander von Gluck IVstatic const char radeon_chip_name[][MAX_NAME_LENGTH] = {
12142eed3baSAlexander von Gluck IV	"R420",
12242eed3baSAlexander von Gluck IV	"R423",
12342eed3baSAlexander von Gluck IV	"RV410",
12442eed3baSAlexander von Gluck IV	"RS400",
12542eed3baSAlexander von Gluck IV	"RS480",
12642eed3baSAlexander von Gluck IV	"RS600",
12742eed3baSAlexander von Gluck IV	"RS690",
12842eed3baSAlexander von Gluck IV	"RS740",
12942eed3baSAlexander von Gluck IV	"RV515",
13042eed3baSAlexander von Gluck IV	"R520",
13142eed3baSAlexander von Gluck IV	"RV530",
13242eed3baSAlexander von Gluck IV	"RV560",
13342eed3baSAlexander von Gluck IV	"RV570",
13442eed3baSAlexander von Gluck IV	"R580",
13542eed3baSAlexander von Gluck IV	"R600",
13642eed3baSAlexander von Gluck IV	"RV610",
13742eed3baSAlexander von Gluck IV	"RV630",
13842eed3baSAlexander von Gluck IV	"RV670",
13942eed3baSAlexander von Gluck IV	"RV620",
14042eed3baSAlexander von Gluck IV	"RV635",
14142eed3baSAlexander von Gluck IV	"RS780",
14242eed3baSAlexander von Gluck IV	"RS880",
14342eed3baSAlexander von Gluck IV	"RV770",
14442eed3baSAlexander von Gluck IV	"RV730",
14542eed3baSAlexander von Gluck IV	"RV710",
14642eed3baSAlexander von Gluck IV	"RV740",
14742eed3baSAlexander von Gluck IV	"Cedar",
14842eed3baSAlexander von Gluck IV	"Redwood",
14942eed3baSAlexander von Gluck IV	"Juniper",
15042eed3baSAlexander von Gluck IV	"Cypress",
15142eed3baSAlexander von Gluck IV	"Hemlock",
15242eed3baSAlexander von Gluck IV	"Palm",
15342eed3baSAlexander von Gluck IV	"Sumo",
15442eed3baSAlexander von Gluck IV	"Sumo2",
15542eed3baSAlexander von Gluck IV	"Caicos",
15642eed3baSAlexander von Gluck IV	"Turks",
15742eed3baSAlexander von Gluck IV	"Barts",
15842eed3baSAlexander von Gluck IV	"Cayman",
15942eed3baSAlexander von Gluck IV	"Antilles",
16042eed3baSAlexander von Gluck IV	"Cape Verde",
16142eed3baSAlexander von Gluck IV	"Pitcairn",
16242eed3baSAlexander von Gluck IV	"Tahiti",
16342eed3baSAlexander von Gluck IV	"Aruba",
16442eed3baSAlexander von Gluck IV	"Oland",
16542eed3baSAlexander von Gluck IV	"Hainan",
16642eed3baSAlexander von Gluck IV	"Kaveri",
16742eed3baSAlexander von Gluck IV	"Bonaire",
168e321d716SAlexander von Gluck IV	"Kabini",
169e321d716SAlexander von Gluck IV	"Mullins",
170bf8fe3ddSAlexander von Gluck IV	"Hawaii",
171bf8fe3ddSAlexander von Gluck IV	"Topaz",
172bf8fe3ddSAlexander von Gluck IV	"Tonga",
17330d631c8SAlexander von Gluck IV	"Carrizo",
17430d631c8SAlexander von Gluck IV	"Polaris"
17542eed3baSAlexander von Gluck IV};
17642eed3baSAlexander von Gluck IV
17776a3e009SAlexander von Gluck IV
178a90ebd77SClemens Zeidlerstruct ring_buffer {
179a90ebd77SClemens Zeidler	struct lock		lock;
180a90ebd77SClemens Zeidler	uint32			register_base;
181a90ebd77SClemens Zeidler	uint32			offset;
182a90ebd77SClemens Zeidler	uint32			size;
183a90ebd77SClemens Zeidler	uint32			position;
184a90ebd77SClemens Zeidler	uint32			space_left;
185a90ebd77SClemens Zeidler	uint8*			base;
186a90ebd77SClemens Zeidler};
187a90ebd77SClemens Zeidler
188917235a8SAlexander von Gluck IV
189a90ebd77SClemens Zeidlerstruct overlay_registers;
190a90ebd77SClemens Zeidler
191917235a8SAlexander von Gluck IV
192a90ebd77SClemens Zeidlerstruct radeon_shared_info {
193359b926fSAlexander von Gluck IV	uint32			deviceIndex;		// accelerant index
19438f17b01SAlexander von Gluck IV	uint32			pciID;				// device pci id
19538f17b01SAlexander von Gluck IV	uint32			pciRev;				// device pci revision
196a90ebd77SClemens Zeidler	area_id			mode_list_area;		// area containing display mode list
197a90ebd77SClemens Zeidler	uint32			mode_count;
198a90ebd77SClemens Zeidler
1995cf44ddaSAlexander von Gluck IV	bool			has_rom;			// was rom mapped?
2003f98c183SAlexander von Gluck IV	area_id			rom_area;			// area of mapped rom
20122582a29SAlexander von Gluck IV	uint32			rom_phys;			// rom base location
20222582a29SAlexander von Gluck IV	uint32			rom_size;			// rom size
2035cf44ddaSAlexander von Gluck IV	uint8*			rom;				// cloned, memory mapped PCI ROM
204ef2909a1SAlexander von Gluck IV
205a90ebd77SClemens Zeidler	display_mode	current_mode;
206a90ebd77SClemens Zeidler	uint32			bytes_per_row;
207a90ebd77SClemens Zeidler	uint32			bits_per_pixel;
208a90ebd77SClemens Zeidler	uint32			dpms_mode;
209a90ebd77SClemens Zeidler
210a90ebd77SClemens Zeidler	area_id			registers_area;			// area of memory mapped registers
211a90ebd77SClemens Zeidler	uint8*			status_page;
212a90ebd77SClemens Zeidler	addr_t			physical_status_page;
213a90ebd77SClemens Zeidler	uint32			graphics_memory_size;
21490af9543SAlexander von Gluck IV
2153be5e036SAlexander von Gluck IV	uint8*			frame_buffer;			// virtual memory mapped FB
21646af8165SAlexander von Gluck IV	area_id			frame_buffer_area;		// area of memory mapped FB
21746af8165SAlexander von Gluck IV	addr_t			frame_buffer_phys;		// card PCI BAR address of FB
21846af8165SAlexander von Gluck IV	uint32			frame_buffer_size;		// FB size mapped
219a90ebd77SClemens Zeidler
2202613175eSAlexander von Gluck IV	bool			has_edid;
2212613175eSAlexander von Gluck IV	edid1_info		edid_info;
2222613175eSAlexander von Gluck IV
223a90ebd77SClemens Zeidler	struct lock		accelerant_lock;
224a90ebd77SClemens Zeidler	struct lock		engine_lock;
225a90ebd77SClemens Zeidler
226a90ebd77SClemens Zeidler	ring_buffer		primary_ring_buffer;
227a90ebd77SClemens Zeidler
228a90ebd77SClemens Zeidler	int32			overlay_channel_used;
229a90ebd77SClemens Zeidler	bool			overlay_active;
230a90ebd77SClemens Zeidler	uint32			overlay_token;
231a90ebd77SClemens Zeidler	addr_t			physical_overlay_registers;
232a90ebd77SClemens Zeidler	uint32			overlay_offset;
233a90ebd77SClemens Zeidler
234a90ebd77SClemens Zeidler	bool			hardware_cursor_enabled;
235a90ebd77SClemens Zeidler	sem_id			vblank_sem;
236a90ebd77SClemens Zeidler
237a90ebd77SClemens Zeidler	uint8*			cursor_memory;
238a90ebd77SClemens Zeidler	addr_t			physical_cursor_memory;
239a90ebd77SClemens Zeidler	uint32			cursor_buffer_offset;
240a90ebd77SClemens Zeidler	uint32			cursor_format;
241a90ebd77SClemens Zeidler	bool			cursor_visible;
242a90ebd77SClemens Zeidler	uint16			cursor_hot_x;
243a90ebd77SClemens Zeidler	uint16			cursor_hot_y;
244a90ebd77SClemens Zeidler
24542eed3baSAlexander von Gluck IV	char			deviceName[MAX_NAME_LENGTH];
246359b926fSAlexander von Gluck IV	uint16			chipsetID;
24742eed3baSAlexander von Gluck IV	char			chipsetName[MAX_NAME_LENGTH];
248d5c8ef5dSAlexander von Gluck IV	uint32			chipsetFlags;
249a4ba3a0fSAlexander von Gluck IV	uint8			dceMajor;
250a4ba3a0fSAlexander von Gluck IV	uint8			dceMinor;
2517d9c1f30SBill Randle
2527d9c1f30SBill Randle	uint16			color_data[3 * 256];    // colour lookup table
253a90ebd77SClemens Zeidler};
254a90ebd77SClemens Zeidler
255a90ebd77SClemens Zeidler//----------------- ioctl() interface ----------------
256a90ebd77SClemens Zeidler
257a90ebd77SClemens Zeidler// magic code for ioctls
258a90ebd77SClemens Zeidler#define RADEON_PRIVATE_DATA_MAGIC		'rdhd'
259a90ebd77SClemens Zeidler
260a90ebd77SClemens Zeidler// list ioctls
261a90ebd77SClemens Zeidlerenum {
262a90ebd77SClemens Zeidler	RADEON_GET_PRIVATE_DATA = B_DEVICE_OP_CODES_END + 1,
263a90ebd77SClemens Zeidler
264a90ebd77SClemens Zeidler	RADEON_GET_DEVICE_NAME,
265a90ebd77SClemens Zeidler	RADEON_ALLOCATE_GRAPHICS_MEMORY,
266a90ebd77SClemens Zeidler	RADEON_FREE_GRAPHICS_MEMORY
267a90ebd77SClemens Zeidler};
268a90ebd77SClemens Zeidler
269a90ebd77SClemens Zeidler// retrieve the area_id of the kernel/accelerant shared info
270a90ebd77SClemens Zeidlerstruct radeon_get_private_data {
271a90ebd77SClemens Zeidler	uint32	magic;				// magic number
272a90ebd77SClemens Zeidler	area_id	shared_info_area;
273a90ebd77SClemens Zeidler};
274a90ebd77SClemens Zeidler
275a90ebd77SClemens Zeidler// allocate graphics memory
276a90ebd77SClemens Zeidlerstruct radeon_allocate_graphics_memory {
277a90ebd77SClemens Zeidler	uint32	magic;
278a90ebd77SClemens Zeidler	uint32	size;
279a90ebd77SClemens Zeidler	uint32	alignment;
280a90ebd77SClemens Zeidler	uint32	flags;
281a90ebd77SClemens Zeidler	uint32	buffer_base;
282a90ebd77SClemens Zeidler};
283a90ebd77SClemens Zeidler
284a90ebd77SClemens Zeidler// free graphics memory
285a90ebd77SClemens Zeidlerstruct radeon_free_graphics_memory {
286a90ebd77SClemens Zeidler	uint32 	magic;
287a90ebd77SClemens Zeidler	uint32	buffer_base;
288a90ebd77SClemens Zeidler};
289a90ebd77SClemens Zeidler
2906c43ea63SAlexander von Gluck IV// registers
2916c43ea63SAlexander von Gluck IV#define R6XX_CONFIG_APER_SIZE			0x5430	// r600>
2926c43ea63SAlexander von Gluck IV#define OLD_CONFIG_APER_SIZE			0x0108	// <r600
293025d4eedSAlexander von Gluck IV#define CONFIG_MEMSIZE                  0x5428	// r600>
294217c0b1dSAlexander von Gluck IV
29575f51fc7SAlexander von Gluck IV// PCI bridge memory management
296a90ebd77SClemens Zeidler
297a90ebd77SClemens Zeidler// overlay
298a90ebd77SClemens Zeidler
299a90ebd77SClemens Zeidler#define RADEON_OVERLAY_UPDATE			0x30000
300a90ebd77SClemens Zeidler#define RADEON_OVERLAY_TEST				0x30004
301a90ebd77SClemens Zeidler#define RADEON_OVERLAY_STATUS			0x30008
302a90ebd77SClemens Zeidler#define RADEON_OVERLAY_EXTENDED_STATUS	0x3000c
303a90ebd77SClemens Zeidler#define RADEON_OVERLAY_GAMMA_5			0x30010
304a90ebd77SClemens Zeidler#define RADEON_OVERLAY_GAMMA_4			0x30014
305a90ebd77SClemens Zeidler#define RADEON_OVERLAY_GAMMA_3			0x30018
306a90ebd77SClemens Zeidler#define RADEON_OVERLAY_GAMMA_2			0x3001c
307a90ebd77SClemens Zeidler#define RADEON_OVERLAY_GAMMA_1			0x30020
308a90ebd77SClemens Zeidler#define RADEON_OVERLAY_GAMMA_0			0x30024
309a90ebd77SClemens Zeidler
310a90ebd77SClemens Zeidlerstruct overlay_scale {
311a90ebd77SClemens Zeidler	uint32 _reserved0 : 3;
312a90ebd77SClemens Zeidler	uint32 horizontal_scale_fraction : 12;
313a90ebd77SClemens Zeidler	uint32 _reserved1 : 1;
314a90ebd77SClemens Zeidler	uint32 horizontal_downscale_factor : 3;
315a90ebd77SClemens Zeidler	uint32 _reserved2 : 1;
316a90ebd77SClemens Zeidler	uint32 vertical_scale_fraction : 12;
317a90ebd77SClemens Zeidler};
318a90ebd77SClemens Zeidler
319a90ebd77SClemens Zeidler#define OVERLAY_FORMAT_RGB15			0x2
320a90ebd77SClemens Zeidler#define OVERLAY_FORMAT_RGB16			0x3
321a90ebd77SClemens Zeidler#define OVERLAY_FORMAT_RGB32			0x1
322a90ebd77SClemens Zeidler#define OVERLAY_FORMAT_YCbCr422			0x8
323a90ebd77SClemens Zeidler#define OVERLAY_FORMAT_YCbCr411			0x9
324a90ebd77SClemens Zeidler#define OVERLAY_FORMAT_YCbCr420			0xc
325a90ebd77SClemens Zeidler
326a90ebd77SClemens Zeidler#define OVERLAY_MIRROR_NORMAL			0x0
327a90ebd77SClemens Zeidler#define OVERLAY_MIRROR_HORIZONTAL		0x1
328a90ebd77SClemens Zeidler#define OVERLAY_MIRROR_VERTICAL			0x2
329a90ebd77SClemens Zeidler
330a90ebd77SClemens Zeidler// The real overlay registers are written to using an update buffer
331a90ebd77SClemens Zeidler
332a90ebd77SClemens Zeidlerstruct overlay_registers {
333a90ebd77SClemens Zeidler	uint32 buffer_rgb0;
334a90ebd77SClemens Zeidler	uint32 buffer_rgb1;
335a90ebd77SClemens Zeidler	uint32 buffer_u0;
336a90ebd77SClemens Zeidler	uint32 buffer_v0;
337a90ebd77SClemens Zeidler	uint32 buffer_u1;
338a90ebd77SClemens Zeidler	uint32 buffer_v1;
339a90ebd77SClemens Zeidler	// (0x18) OSTRIDE - overlay stride
340a90ebd77SClemens Zeidler	uint16 stride_rgb;
341a90ebd77SClemens Zeidler	uint16 stride_uv;
342a90ebd77SClemens Zeidler	// (0x1c) YRGB_VPH - Y/RGB vertical phase
343a90ebd77SClemens Zeidler	uint16 vertical_phase0_rgb;
344a90ebd77SClemens Zeidler	uint16 vertical_phase1_rgb;
345a90ebd77SClemens Zeidler	// (0x20) UV_VPH - UV vertical phase
346a90ebd77SClemens Zeidler	uint16 vertical_phase0_uv;
347a90ebd77SClemens Zeidler	uint16 vertical_phase1_uv;
348a90ebd77SClemens Zeidler	// (0x24) HORZ_PH - horizontal phase
349a90ebd77SClemens Zeidler	uint16 horizontal_phase_rgb;
350a90ebd77SClemens Zeidler	uint16 horizontal_phase_uv;
351a90ebd77SClemens Zeidler	// (0x28) INIT_PHS - initial phase shift
352a90ebd77SClemens Zeidler	uint32 initial_vertical_phase0_shift_rgb0 : 4;
353a90ebd77SClemens Zeidler	uint32 initial_vertical_phase1_shift_rgb0 : 4;
354a90ebd77SClemens Zeidler	uint32 initial_horizontal_phase_shift_rgb0 : 4;
355a90ebd77SClemens Zeidler	uint32 initial_vertical_phase0_shift_uv : 4;
356a90ebd77SClemens Zeidler	uint32 initial_vertical_phase1_shift_uv : 4;
357a90ebd77SClemens Zeidler	uint32 initial_horizontal_phase_shift_uv : 4;
358a90ebd77SClemens Zeidler	uint32 _reserved0 : 8;
359a90ebd77SClemens Zeidler	// (0x2c) DWINPOS - destination window position
360a90ebd77SClemens Zeidler	uint16 window_left;
361a90ebd77SClemens Zeidler	uint16 window_top;
362a90ebd77SClemens Zeidler	// (0x30) DWINSZ - destination window size
363a90ebd77SClemens Zeidler	uint16 window_width;
364a90ebd77SClemens Zeidler	uint16 window_height;
365a90ebd77SClemens Zeidler	// (0x34) SWIDTH - source width
366a90ebd77SClemens Zeidler	uint16 source_width_rgb;
367a90ebd77SClemens Zeidler	uint16 source_width_uv;
368a90ebd77SClemens Zeidler	// (0x38) SWITDHSW - source width in 8 byte steps
369a90ebd77SClemens Zeidler	uint16 source_bytes_per_row_rgb;
370a90ebd77SClemens Zeidler	uint16 source_bytes_per_row_uv;
371a90ebd77SClemens Zeidler	uint16 source_height_rgb;
372a90ebd77SClemens Zeidler	uint16 source_height_uv;
373a90ebd77SClemens Zeidler	overlay_scale scale_rgb;
374a90ebd77SClemens Zeidler	overlay_scale scale_uv;
375a90ebd77SClemens Zeidler	// (0x48) OCLRC0 - overlay color correction 0
376a90ebd77SClemens Zeidler	uint32 brightness_correction : 8;		// signed, -128 to 127
377a90ebd77SClemens Zeidler	uint32 _reserved1 : 10;
378a90ebd77SClemens Zeidler	uint32 contrast_correction : 9;			// fixed point: 3.6 bits
379a90ebd77SClemens Zeidler	uint32 _reserved2 : 5;
380a90ebd77SClemens Zeidler	// (0x4c) OCLRC1 - overlay color correction 1
381a90ebd77SClemens Zeidler	uint32 saturation_cos_correction : 10;	// fixed point: 3.7 bits
382a90ebd77SClemens Zeidler	uint32 _reserved3 : 6;
383a90ebd77SClemens Zeidler	uint32 saturation_sin_correction : 11;	// signed fixed point: 3.7 bits
384a90ebd77SClemens Zeidler	uint32 _reserved4 : 5;
385a90ebd77SClemens Zeidler	// (0x50) DCLRKV - destination color key value
386a90ebd77SClemens Zeidler	uint32 color_key_blue : 8;
387a90ebd77SClemens Zeidler	uint32 color_key_green : 8;
388a90ebd77SClemens Zeidler	uint32 color_key_red : 8;
389a90ebd77SClemens Zeidler	uint32 _reserved5 : 8;
390a90ebd77SClemens Zeidler	// (0x54) DCLRKM - destination color key mask
391a90ebd77SClemens Zeidler	uint32 color_key_mask_blue : 8;
392a90ebd77SClemens Zeidler	uint32 color_key_mask_green : 8;
393a90ebd77SClemens Zeidler	uint32 color_key_mask_red : 8;
394a90ebd77SClemens Zeidler	uint32 _reserved6 : 7;
395a90ebd77SClemens Zeidler	uint32 color_key_enabled : 1;
396a90ebd77SClemens Zeidler	// (0x58) SCHRKVH - source chroma key high value
397a90ebd77SClemens Zeidler	uint32 source_chroma_key_high_red : 8;
398a90ebd77SClemens Zeidler	uint32 source_chroma_key_high_blue : 8;
399a90ebd77SClemens Zeidler	uint32 source_chroma_key_high_green : 8;
400a90ebd77SClemens Zeidler	uint32 _reserved7 : 8;
401a90ebd77SClemens Zeidler	// (0x5c) SCHRKVL - source chroma key low value
402a90ebd77SClemens Zeidler	uint32 source_chroma_key_low_red : 8;
403a90ebd77SClemens Zeidler	uint32 source_chroma_key_low_blue : 8;
404a90ebd77SClemens Zeidler	uint32 source_chroma_key_low_green : 8;
405a90ebd77SClemens Zeidler	uint32 _reserved8 : 8;
406a90ebd77SClemens Zeidler	// (0x60) SCHRKEN - source chroma key enable
407a90ebd77SClemens Zeidler	uint32 _reserved9 : 24;
408a90ebd77SClemens Zeidler	uint32 source_chroma_key_red_enabled : 1;
409a90ebd77SClemens Zeidler	uint32 source_chroma_key_blue_enabled : 1;
410a90ebd77SClemens Zeidler	uint32 source_chroma_key_green_enabled : 1;
411a90ebd77SClemens Zeidler	uint32 _reserved10 : 5;
412a90ebd77SClemens Zeidler	// (0x64) OCONFIG - overlay configuration
413a90ebd77SClemens Zeidler	uint32 _reserved11 : 3;
414a90ebd77SClemens Zeidler	uint32 color_control_output_mode : 1;
415a90ebd77SClemens Zeidler	uint32 yuv_to_rgb_bypass : 1;
416a90ebd77SClemens Zeidler	uint32 _reserved12 : 11;
417a90ebd77SClemens Zeidler	uint32 gamma2_enabled : 1;
418a90ebd77SClemens Zeidler	uint32 _reserved13 : 1;
419a90ebd77SClemens Zeidler	uint32 select_pipe : 1;
420a90ebd77SClemens Zeidler	uint32 slot_time : 8;
421a90ebd77SClemens Zeidler	uint32 _reserved14 : 5;
422a90ebd77SClemens Zeidler	// (0x68) OCOMD - overlay command
423a90ebd77SClemens Zeidler	uint32 overlay_enabled : 1;
424a90ebd77SClemens Zeidler	uint32 active_field : 1;
425a90ebd77SClemens Zeidler	uint32 active_buffer : 2;
426a90ebd77SClemens Zeidler	uint32 test_mode : 1;
427a90ebd77SClemens Zeidler	uint32 buffer_field_mode : 1;
428a90ebd77SClemens Zeidler	uint32 _reserved15 : 1;
429a90ebd77SClemens Zeidler	uint32 tv_flip_field_enabled : 1;
430a90ebd77SClemens Zeidler	uint32 _reserved16 : 1;
431a90ebd77SClemens Zeidler	uint32 tv_flip_field_parity : 1;
432a90ebd77SClemens Zeidler	uint32 source_format : 4;
433a90ebd77SClemens Zeidler	uint32 ycbcr422_order : 2;
434a90ebd77SClemens Zeidler	uint32 _reserved18 : 1;
435a90ebd77SClemens Zeidler	uint32 mirroring_mode : 2;
436a90ebd77SClemens Zeidler	uint32 _reserved19 : 13;
437a90ebd77SClemens Zeidler
438a90ebd77SClemens Zeidler	uint32 _reserved20;
439a90ebd77SClemens Zeidler
440a90ebd77SClemens Zeidler	uint32 start_0y;
441a90ebd77SClemens Zeidler	uint32 start_1y;
442a90ebd77SClemens Zeidler	uint32 start_0u;
443a90ebd77SClemens Zeidler	uint32 start_0v;
444a90ebd77SClemens Zeidler	uint32 start_1u;
445a90ebd77SClemens Zeidler	uint32 start_1v;
446a90ebd77SClemens Zeidler	uint32 _reserved21[6];
447a90ebd77SClemens Zeidler#if 0
448a90ebd77SClemens Zeidler	// (0x70) AWINPOS - alpha blend window position
449a90ebd77SClemens Zeidler	uint32 awinpos;
450a90ebd77SClemens Zeidler	// (0x74) AWINSZ - alpha blend window size
451a90ebd77SClemens Zeidler	uint32 awinsz;
452a90ebd77SClemens Zeidler
453a90ebd77SClemens Zeidler	uint32 _reserved21[10];
454a90ebd77SClemens Zeidler#endif
455a90ebd77SClemens Zeidler
456a90ebd77SClemens Zeidler	// (0xa0) FASTHSCALE - fast horizontal downscale (strangely enough,
457a90ebd77SClemens Zeidler	// the next two registers switch the usual Y/RGB vs. UV order)
458a90ebd77SClemens Zeidler	uint16 horizontal_scale_uv;
459a90ebd77SClemens Zeidler	uint16 horizontal_scale_rgb;
460a90ebd77SClemens Zeidler	// (0xa4) UVSCALEV - vertical downscale
461a90ebd77SClemens Zeidler	uint16 vertical_scale_uv;
462a90ebd77SClemens Zeidler	uint16 vertical_scale_rgb;
463a90ebd77SClemens Zeidler
464a90ebd77SClemens Zeidler	uint32 _reserved22[86];
465a90ebd77SClemens Zeidler
466a90ebd77SClemens Zeidler	// (0x200) polyphase filter coefficients
467a90ebd77SClemens Zeidler	uint16 vertical_coefficients_rgb[128];
468a90ebd77SClemens Zeidler	uint16 horizontal_coefficients_rgb[128];
469a90ebd77SClemens Zeidler
470a90ebd77SClemens Zeidler	uint32	_reserved23[64];
471a90ebd77SClemens Zeidler
472a90ebd77SClemens Zeidler	// (0x500)
473a90ebd77SClemens Zeidler	uint16 vertical_coefficients_uv[128];
474a90ebd77SClemens Zeidler	uint16 horizontal_coefficients_uv[128];
475a90ebd77SClemens Zeidler};
476a90ebd77SClemens Zeidler
477a90ebd77SClemens Zeidler
478a90ebd77SClemens Zeidlerstruct hardware_status {
479a90ebd77SClemens Zeidler	uint32	interrupt_status_register;
480a90ebd77SClemens Zeidler	uint32	_reserved0[3];
481a90ebd77SClemens Zeidler	void*	primary_ring_head_storage;
482a90ebd77SClemens Zeidler	uint32	_reserved1[3];
483a90ebd77SClemens Zeidler	void*	secondary_ring_0_head_storage;
484a90ebd77SClemens Zeidler	void*	secondary_ring_1_head_storage;
485a90ebd77SClemens Zeidler	uint32	_reserved2[2];
486a90ebd77SClemens Zeidler	void*	binning_head_storage;
487a90ebd77SClemens Zeidler	uint32	_reserved3[3];
488a90ebd77SClemens Zeidler	uint32	store[1008];
489a90ebd77SClemens Zeidler};
490a90ebd77SClemens Zeidler
491a90ebd77SClemens Zeidler#endif	/* RADEON_HD_H */
492